PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-194312

(43)Date of publication of application: 14.07.2000

(51)Int.CI.

3/28 G09G

G09G 3/36

(21)Application number: 2000-038817

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

11.06.1991

(72)Inventor: IMAMURA YOICHI

(30)Priority

Priority number: 02159416

Priority date: 18.06.1990


Priority country: JP

(54) FLAT DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent display characteristic degradation caused by a d.c. driving of a display panel due to the abnormality in the signals supplied from a display control section side.

SOLUTION: Signal management and control sections 471 to 47n of each scanning driver LSI are cascade connected and have a same constitution. A signal to be detected by the section 471 is 13MD. a data signal latch clock LP, which is applied to a terminal CKB1. A signal to be detected by the section 472 is a frame start signal SP applied to a terminal CKB2. A signal to be detected by the section 47n is an alternating clock FR which is applied to a terminal CKBn. The section 471 has a sequence processing circuit 511 that consists of a signal stop detecting circuit 481, which detects the stopping of the signal to be detected, a signal delaying circuit 491 and a logic circuit 501. If the oscillation of the signal SP is stopped, outputs T1 to Tn of the circuits 511 to 51n are changed to an L level, a display/off signal DF-bar becomes an L level, and a liquid crystal panel is forcibly set to a display off mode. Since a liquid crystal applying



voltage is lowered to zero even though the signal SP is stopped for any reason, a liquid crystal d.c. driving is avoided and the degradation of the liquid crystals is prevented.

LEGAL STATUS

[Date of request for examination]

17.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3139496

[Date of registration]

15.12.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-194312 (P2000-194312A)

(43)公開日 平成12年7月14日(2000.7.14)

| (51) Int.Cl.7 | | 識別記号 | FΙ | | | テーマコート*(参考) |
|---------------|------|------|---------|------|------|-------------|
| G 0 9 G | 3/20 | 670 | G 0 9 G | 3/20 | 670F | |
| | 3/28 | | | 3/36 | ` | |
| | 3/36 | | | 3/28 | Z | |

審査請求 有 請求項の数17 OL (全 18 頁)


| (21)出願番号 | 特願2000-38817(P2000-38817) | (71)出顧人 | 000002369 |
|-------------|-----------------------------|---------|---------------------|
| (62)分割の表示 | 特願2000-10249(P2000-10249)の分 | | セイコーエプソン株式会社 |
| | 割 | | 東京都新宿区西新宿2丁目4番1号 |
| (22)出願日 | 平成3年6月11日(1991.6.11) | (72)発明者 | 今村 陽一 |
| | | | 長野県諏訪市大和3丁目3番5号 セイコ |
| (31)優先権主張番号 | 特願平2-159416 | | ーエプソン株式会社内 |
| (32)優先日 | 平成2年6月18日(1990.6.18) | (74)代理人 | 100093388 |
| (33)優先権主張国 | 日本 (JP) | | 弁理士 鈴木 喜三郎 (外2名) |
| | | | |

(54) 【発明の名称】 フラット表示装置制御方法

(57)【要約】

【課題】 表示制御部側から供給される信号の異常に起因する表示パネルの直流駆動等による表示特性劣化を防止可能のフラット表示装置の提供。

【解決手段】 各走査ドライバLSIの信号管理制御部 471~47n はカスケード接続されており、同一構成 である。制御部471の被検出信号は端子CKB1に印 加されるデータ信号ラッチクロックLP、制御部472 の被検出信号は端子CKB2に印加されるフレームスタ ート信号SPで、制御部47nの被検出信号は端子CK Bn に印加される交流化クロックFRである。制御部4 71 は被検出信号の停止を検出する信号停止検出回路 4 8と信号遅延回路49及び論理回路50からなるシーケ ンス処理回路51を有する。信号SPの発振が停止する と、回路51の出力T1~Tn はLレベルに変化し、デ ィスプレイ・オフ信号DF(バー)がLレベルになり、 液晶パネルが表示オフモードに強制設定される。信号S Pが何らかの原因で停止しても液晶印加電圧が零に落と されるので、液晶直流駆動を回避でき、液晶劣化等を防 止できる。



1

【特許請求の範囲】

【請求項1】 フラット表示体モジュール部とそれを制御する表示制御部とが分離配置されており、該フラット表示体モジュール部がフラット表示体とこれを駆動する表示体駆動手段を有しているフラット表示装置であって、信号管理制御手段を備え、この信号管理制御手段は、該表示制御部側から転送される第1の信号の異常発生を検出する信号検出手段と、その検出信号に基づいて該フラット表示モジュール部側の信号形態を変更処理するシーケンス処理手段とを有することを特徴とするフラ 10ット表示装置。

【請求項2】 請求項1において、前記信号管理制御手段は前記フラット表示体モジュール部側に設けられてなることを特徴とするフラット表示装置。

【請求項3】 請求項1又は2において、前記信号検出手段は前記第1の信号の停止を検出する信号停止検出手段で、前記シーケンス処理手段は該信号停止検出手段の出力を基に前記表示体駆動手段の前記フラット表示体へ供給すべき表示体印加電圧を零に設定制御する強制停止制御手段であることを特徴とするフラット表示装置。

【請求項4】 請求項3において、前記強制停止制御手段は、前記信号停止検出手段の出力により前記表示制御部側から転送される第2の信号を遅延させる第1の信号遅延手段を有することを特徴とするフラット表示装置。

【請求項5】 請求項4において、前記強制停止制御手段は、その出力の送出を制御すべき第3の信号の制御端子を有することを特徴とするフラット表示装置。

【請求項6】 請求項5において、nを正の整数とし、前記信号管理制御手段をn個有し、各信号管理制御手段に前記第1の信号として入力すべき被検出信号の種類が 30 それぞれ異なることを特徴とするフラット表示装置。

【請求項7】 請求項6において、k=1,…, n-1で、第k番目の前記信号管理制御手段の制御出力を第k+1番目の前記信号管理制御手段の第3の信号とし、第n番目の前記信号管理制御手段の制御出力に基づいて前記前記表示体駆動手段の表示オン/オフを制御するようにしたことを特徴とするフラット表示装置。

【請求項8】 請求項4乃至7のいずれか一項において、前記第1の信号遅延手段は、フレームスタート信号を前記第2の信号として入力され、Nを正の整数とする 40 と、前記信号停止検出手段の出力に基づいてセット・リセット可能のN段のDフリップ・フロップであることを特徴とするフラット表示装置。

【請求項9】 請求項7又は8項において、前記信号停止検出手段の出力と第4の信号とを基に表示体駆動電圧を発生すべき表示体電源手段のパワーオン/オフを制御する電源制御手段を前記フラット表示体モジュール部側に有することを特徴とするフラット表示装置。

【請求項10】 請求項9において、前記電源制御手段 側から転送される第2の信号を遅延させる第2の信 は前記信号停止検出手段の出力により前記表示制御部側 50 延手段を有することを特徴とする表示体駆動装置。

から転送される第2の信号を遅延させる第2の信号遅延 手段を有することを特徴とするフラット表示装置。

【請求項11】 請求項10において、前記第2の信号 遅延手段はフレームスタート信号を前記第2の信号とし て入力され、Mを正の整数とすると、前記信号停止検出 手段の出力に基づいてセット・リセット可能のM(< N)段のDフリップ・フロップであることを特徴とする フラット表示装置。

【請求項12】 請求項1乃至11のいずれか一項において、前記フラット表示体は液晶表示パネルであることを特徴とするフラット表示装置。

【請求項13】 請求項1乃至11のいずれか一項において、前記フラット表示体はプラズマ表示パネルである ことを特徴とするフラット表示装置。

【請求項14】 フラット表示体モジュール部側に設けられ、表示制御部からの各種信号に基づいてフラット表示体に表示体駆動電圧を給電する表示体駆動装置において、該表示制御部側から転送される第1の信号の異常発生を検出する信号検出手段と、その検出出力に基づいてフラット表示体モジュール部側の信号形態を変更処理するシーケンス処理手段とを含む信号管理制御手段を備えていることを特徴とする表示体駆動装置。

【請求項15】 請求項14において、前記信号検出手段は前記第1の信号の停止を検出する信号停止検出手段で、前記シーケンス処理手段は該信号停止検出手段の出力を基に前記フラット表示体へ供給すべき表示体印加電圧を零に設定制御する強制停止制御手段であることを特徴とする表示体駆動装置。

【請求項16】 請求項15において、前記強制停止制御手段は前記信号停止検出手段の出力により前記表示制御部側から転送される第2の信号を遅延させる第1の信号遅延手段を有することを特徴とする表示体駆動装置。

【請求項17】 請求項16において、前記強制停止制御手段は、その出力の送出を制御すべき第3の信号の入力端子を有することを特徴とする表示体駆動装置。

【請求項18】 請求項17において、前記信号遅延手段は、フレームスタート信号を前記第2の信号として入力され、Nを正の整数とすると、前記信号停止検出手段の出力に基づいてセット・リセット可能のN段のDフリップ・フロップであることを特徴とする表示体駆動装置。

【請求項19】 請求項15乃至18のいずれか一項おいて、前記信号管理手段は前記信号停止検出手段の出力と第4の信号を基に表示体駆動電圧を発生すべき表示体電源手段のパワーオン/オフを制御する電源制御手段を有することを特徴とする表示体駆動装置。

【請求項20】 請求項19において、前記電源制御手段は前記信号停止検出手段の出力により前記表示制御部側から転送される第2の信号を遅延させる第2の信号遅延手段を有することを特徴とする表示体駆動装置。

【請求項21】 請求項20において、前記第2の信号 遅延手段はフレームスタート信号を前記第2の信号とし て入力され、Mを正の整数とすると、前記信号停止検出 手段の出力に基づいてセット・リセット可能のM(< N)段のDフリップ・フロップであることを特徴とする 表示体駆動装置。

【請求項22】 請求項14乃至21のいずれか一項に おいて、前記表示体駆動装置が液晶表示パネルを駆動す る液晶駆動装置であることを特徴とする表示体駆動装置

【請求項23】 請求項22において、前記液晶駆動装置は半導体集積回路であることを特徴とする表示体駆動装置。

【請求項24】 請求項23において、前記半導体集積 回路はYドライバであることを特徴とする表示体駆動装 置。

【請求項25】 請求項24において、前記Yドライバ は単純マトリクス液晶表示装置の走査ドライバであるこ とを特徴とする表示体駆動装置。

【請求項26】 請求項24において、前記Yドライバ 20 はアクティブ・マトリクス液晶表示装置のゲートドライバであることを特徴とする表示体駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、液晶表示(LCD), プラズマ表示パネル(PDP)等のフラットディスプレイやその応用装置に関し、更に詳細には、表示体モジュール部とその表示を制御する表示制御部とが分離配置された形態を有するフラット表示装置における表示体モジュール部側の信号管理技術に関する。

[0002]

【従来の技術】従来、所謂ラップトップ型と称される可搬型パーソナル・コンピュータやワードプロセッサなどは一般に開閉式のフラットディスプレイ部を有しており、それらに搭載される中・大型の液晶表示装置は、図9に示すように、装置本体側に内蔵された液晶表示制御部10と開閉蓋の内側に設けられたフラット状の液晶表示モジュール部20とからなる分離独立した配置構成である。液晶表示制御部10は、液晶モジュール・コントローラ12や図示しないマイクロ・プロセッサ・ユニット(MPU)を有しており、この液晶モジュール・コントローラ12は液晶表示モジュール部20側に対し各種の制御信号及びクロック信号を供給する。

【0003】液晶表示モジュール部20は、例えば単純マトリクス型の液晶表示パネル(マトリクス液晶表示素子)22と、このパネル22の周辺(額縁)領域にTAB実装された信号電極駆動回路(Xドライバ)24及び走査電極駆動回路(Yドライバ)26と、高圧の液晶駆動電圧(基準電圧)V0~V5を発生する液晶電源回路28とを有している。信号電極駆動回路24は複数の信50

号電極ドライバ半導体集積回路241~24mのカスケ ード接続として構成され、例えば信号電極の総数M本に 対し画面 1 ライン分ずつドライバ出力を供給する。即 ち、データ信号DO~D7は画素クロック(シフトクロ ックパルス)XSCLによって次々に信号電極駆動回路 24内のシフトレジスタに取り込まれ、画面1ライン分 の信号(Mビット)が取り込まれた時点で、走査線同期 信号YSCL(データ信号ラッチクロックLP)によっ てシフトレジスタ内のデータ信号が並列的にデータラッ チ回路へ送られ、データ信号の直・並列変換が行われ る。そのデータラッチ回路では、1ライン分の信号電圧 を1走査期間にわたって保持し、その信号電圧に基づい て選択スイッチ回路が信号電極に接続されたドライバ出 力電圧を選択又は非選択状態のいずれかに設定する。交 流化クロックFRは直流駆動による液晶素子の劣化を防 止するために上記の各電圧を交流波形にするクロックで ある。強制ブランク表示信号 DF (バー) は液晶画面を 強制的にブランク表示状態とするための信号である。走 査電極駆動回路26は複数の走査電極ドライバ半導体集 積回路261~26nのカスケード接続として構成さ れ、例えば走査電極総数N本のうち1本だけに選択電圧 を、他の(N-1)本の走査電極に非選択電圧を付与す るように動作する。走査スタートパルス(フレームスタ ート信号) SPによって1走査線期間が開始され、走査 線同期信号YSCL(データ信号ラッチクロックLP) の入来する毎に選択電圧が第1行目の走査電極から第N 行目の走査電極に次々に印加される(線順位表示)。ま た液晶表示モジュール部20側に配置された液晶電源回 路28は信号電極駆動回路24及び走査電極駆動回路2 6の選択スイッチが選択すべき複数の液晶駆動電圧Vo ~V5 を生成するもので、強制ブランク表示信号DF (バー) によってパワーオン/オフ状態に設定される。 [0004]

【発明が解決しようとする課題】ところで、装置本体側に内蔵された液晶表示制御部10と開閉蓋の内側に設けられたフラット状の液晶表示モジュール部20とは一般にヒンジ結合の可動部を介してフレキシブル・ケーブル30で接続されている。そのため、フラット状の液晶表示モジュール部20側の開閉蓋が開閉されるたびにケーブル30向信号線の損傷又は断線を招来し易い。信号線の一部が断線すると、例えば液晶表示パネル22に直流電圧(直流成分)が印加されたままの状態で、交流駆動されない事態が発生し、他の部品と比べて高価で交換の困難な液晶表示パネル22の劣化を惹起することがある。このような液晶劣化は寿命や表示品質の阻害要因であり、視認性を基調とするディスプレイ装置にとって重要な問題である。

【0005】ここに、液晶モジュール・コントローラ1 2から液晶表示モジュール部20側に供給される信号の うち液晶表示パネル22の直流駆動劣化を引き起こす可能性のある信号としては、走査スタートパルスSP,走査線同期信号YSCL(データ信号ラッチクロックLP),交流化クロックFR及びロジック側電源電圧Vccである。また液晶モジュール・コントローラ12及びマイクロ・プロセッサ・ユニット(MPU)に何らかの動作異常が発生した場合でも、上記の各信号の異常が引き起こされ、上述と同様の事態が発生するおそれもある。

【0006】ところで、このような液晶表示体の直流駆動の問題を敷衍すると、液晶モジュール部側における信号異常の問題に一般化できる。また壁掛けテレビジョンを想定した場合、表示制御部と表示パネルとは遠隔配置にあることから、信号の停止もさることながら、信号レベルの減衰等や雑音の影響により表示品質劣化の問題も提起される。また、液晶ディスプレイに限らず、プラズマ・ディスプレイにおいても問題となる。

【0007】そこで、本発明の課題としては、上述の問題点に鑑みて、表示制御部側から表示体モジュール部側に供給される信号の異常に起因する表示パネルの直流駆動等による表示特性劣化を防止可能のフラット表示装置 20 及び表示体駆動装置を提供することにある。

[0008]

【課題を解決するための手段】一般に、表示体モジュール部とその表示を制御する表示制御部とが分離配置されたフラット表示装置においては、表示体モジュール側は表示制御部からの制御信号等に追従して受動的動作を実行するが、本発明においては、信号管理制御手段を有する自律信号系が採用されている。この信号管理制御手段の構成要素のすべてを表示体モジュール部側に設けることもできるが、表示体モジュール部側と表示制御部とに分担配置することもできる。

【0009】このような信号管理制御手段は、表示制御 部側から転送される第1の信号の異常発生を検出する信 号検出手段と、その出力に基づいて表示体モジュール部 側の信号形態を変更処理するシーケンス処理手段とを有 する構成とされている。信号の異常とは信号の停止,論 理振幅の減少、混信などを指すが、典型的な例としては 信号の停止が挙げられる。またフラット表示装置として は液晶表示装置やプラズマ・ディスプレイ装置を挙げる ことができる。信号検出手段の具体的な構成としては第 1の信号の停止を検出する信号停止検出手段であり、シ ーケンス処理手段はその出力を基に表示体駆動手段の表 示体パネルへ供給すべき表示体印加電圧を零に設定制御 する強制停止制御手段である。第1の信号が表示体モジ ュール側で停止すると、これが信号停止検出手段で検出 される。これにより強制停止制御手段が表示体駆動手段 を制御し、その駆動手段は表示体印加電圧を零に設定す る。従って、クロック等の第1の信号が停止した場合で も、液晶等の表示体の直流駆動が回避されるので、表示 特性の劣化を防止することができる。

【0010】更に具体的な強制停止制御手段としては、信号停止検出手段の出力により表示制御部側から転送される第2の信号を遅延させる第1の信号遅延手段を有し、その出力に基づいて表示体駆動手段の表示オン/オフを制御するような構成を採用することができる。かかる構成によれば、検出信号の発生により速やかに液晶パネルの表示をオフ状態に設定できることは勿論であるが、第1の信号が再開された場合、その時点で表示オンの状態が再スタートするのではなく、第2の信号の周期を基準として決定される所定の時間が経過した後、表示オン状態に表示体駆動手段が設定制御される。このような時間差的な表示体駆動手段の制御方式は、ラッシュ電流から誘起される電源異常による異常駆動を防止でき、電源負荷の軽減と電源回路の簡略化を図ることができる。

【0011】この信号遅延手段は、フレームスタート信号を第2の信号として入力され、検出手段の出力を基にセット・リセットされるN段のDフリップ・フロップとすることが望ましい。かかる場合の遅延時間はフレーム周期を単位として決定される。信号管理制御手段を液晶モジュール側に複数配置する構成も採用できる。かかる場合には、複数種類の信号の停止を同時に検出することができる。そして、強制停止制御手段にその出力を制御する第3の信号の制御端子を設けることにより、複数の信号管理制御手段をカスケード接続することができる。かかる場合は、いずれかの被検出信号が停止したときには、表示体駆動手段に対する表示オフの制御が可能となる。

【0012】更なるラッシュ電流に基づく異常駆動による表示体の劣化を防止するためには、表示体駆動電圧を発生すべき表示体電源手段のパワーオン/オフを制御する電源制御手段を表示体モジュール部側に設けることが望ましい。この電源制御手段は検出手段の出力に対応して表示体電源手段のパワーオン/オフを制御するものである。このようにすることによって、第1の信号の発現が表示体モジュール部側で確認された後、表示体電源手段がパワーオンになる。

【0013】具体的な電源制御手段としては、検出手段の出力により表示制御部側から転送される第2の信号を遅延させる第2の信号遅延手段を有し、その出力に基づいて表示体電源手段のパワーオン/オフを制御するような構成を採用することができる。かかる構成によれば、第1の信号の出力が確認され、第2の信号の周期を基準として決定される所定の時間が経過した後、表示体電源手段が付勢される。このため、初期時における液晶の直流駆動を防止することができる。

【0014】そして、電源制御手段が表示オン/オフ信号を第2の信号として入力され、検出手段の出力によりセット・リセットされるM(<N)段のDフリップ・フロップである場合には、表示体電源手段が付勢された

後、表示体駆動手段が表示オン状態となる。これもラッシュ電流の軽減に寄与する。但し、M, Nは正の整数である。

【0015】以上のような構成に係る信号管理制御手段は、表示体モジュール部側のガラス基板等に設けられているが、表示体モジュール部側に実装される表示体駆動装置の回路に組み込むことができる。つまり、信号管理制御付きの表示体駆動手段として実現できる。従来の表示体駆動手段はドライバLSIとして構成されているが、このような信号管理制御付きの表示体駆動手段も半 10 導体集積回路として構成し得る。ドライバLSIのうちYドライバLSIはXドライバLSIに比して入出力配線の本数が少ないことを考慮すれば、信号管理制御付きのドライバLSIとしてはYドライバとすることが有利である。また液晶表示装置は単純マトリクス方式とアクティブ・マトリクス方式に大別できるが、この信号管理制御付きのドライバLSIは走査ドライバ又はゲートドライバとすることが望ましい。

[0016]

【発明の実施の形態】

【実施例1】図1は本発明の実施例1に係る液晶表示装置の全体構成を示すブロック図である。なお、図1において図9に示す部分と同一部分には同一参照符号を付し、その説明は省略する。

【0017】この実施例における液晶表示モジュール部40の走査電極駆動回路(Yドライバ)46を構成する走査ドライバ半導体集積回路(LSI)461~46nは信号管理制御部47を有している。

【0018】第1の走査ドライバ半導体集積回路461 の信号管理制御部471 は端子CKB1に印加される走 30 査線同期信号YSCL(データ信号ラッチクロックL P) の停止を検出する。第2の走査ドライバ半導体集積 回路462の信号管理制御部472は端子CKB2に印 加される走査スタートパルス(フレームスタート信号) SPの停止を検出する。第n (例えば第3) の走査ドラ イバ半導体集積回路46nの信号管理制御部47nは端 子СКВ n に印加される交流化クロック F R の停止を検 出する。それぞれの信号管理制御部471~47n は信 号停止検出制御端子S1 ~ Sn 及び信号停止検出端子T 1 ~ Tn を有している。第1の走査ドライバ半導体集積 回路 4 6: の信号管理制御部 4 7: の信号停止検出制御 端子S1 には通常高レベル電圧の強制ブランク表示信号 DFF (バー)が制御回路10側から供給され、その信 号停止検出端子T1 は第2の走査ドライバ半導体集積回 路462 の信号管理制御部472 の信号停止検出制御端 子S2 に接続されている。また第2の走査ドライバ半導 体集積回路 4 62 の信号管理制御部 4 72 の信号停止検 出端子T2 は次段の信号停止検出端子(例えば第nの信 号管理制御部47 nの信号停止検出制御端子Sn)に接 続されている。そして第 n の信号管理制御部 4 7 n の信

号停止検出端子 T_n は走査ドライバ461 \sim 46n 及び信号ドライバ241 \sim 24n の強制ブランク制御端子DF(バー)に接続されている。

【0019】各走査ドライバの信号管理制御部 $47_1 \sim 47_n$ は、図2に示すように、カスケード接続されており、各信号管理制御部 $47_1 \sim 47_n$ の構成は同一である。信号管理制御部 47_1 の被検出信号は端子 CKB_1 に印加されるデータ信号ラッチクロックLP、信号管理制御部 47_2 の被検出信号は端子 CKB_2 に印加される走査スタートパルス(フレームスタート信号)SPで、信号管理制御部 47_n の被検出信号は端子 CKB_n に印加される交流化クロックFRである。

【0020】ここで、信号管理制御部471 に着目してその構成を説明する。信号管理制御部471 は、被検出信号の停止を検出する信号検出手段としての信号停止検出回路48と、信号遅延回路49及び論理回路50からなるシーケンス処理回路51を有している。

【0021】信号停止検出回路48は、被検出信号とし てのラッチクロック L Pによってスイッチングしトラン スファーゲートを構成する第1のN型MOSトランジス タTr1, そのラッチクロックLPの位相を反転させる インバータINV1, そのラッチクロックLPの逆位相 信号によってスイッチングしトランスファーゲートを構 成する第2のN型MOSトランジスタTr2.第1のN 型MOSトランジスタTri の開閉動作によって充放電 する第1のキャパシタC11,第2のN型MOSトランジ スタT г 2 の開閉動作によって充放電する第2のキャパ シタC12, このキャパシタC12の電荷を放電する放電抵 抗R1,及び第2のキャパシタC12の充電電圧と閾値V THとを比較して充電レベル判定信号を出力するインバー タINV2 から構成されている。第1のN型MOSトラ ンジスタTri とインバータINVi 及び第2のN型M OSトランジスタT г 2 は直列の排他的開閉回路を構成 している。そして第1のN型MOSトランジスタTr1 は第1のキャパシタC11に対する選択的充電スイッチを 構成し、また第2のN型MOSトランジスタTr2は第 1のキャパシタC11の電荷を第2のキャパシタC12へ分 配転送する選択的充電スイッチを構成している。

【0022】信号遅延回路49は、インバータINV2 の出力に接続されたリセット端子R(バー)及び接地された入力端子D(バー)を有し、フレームスタート信号SPをクロック入力CKとするD型フリップ・フロップ49aと、インバータINV2の出力に接続されたリセット端子R(バー)及びフリップ・フロップ49aの出力Q(バー)に接続された入力端子D(バー)を有し、フレームスタート信号SPをクロック入力とするD型フリップ・フロップ49bとから構成されている。論理回路50は制御回路10からの強制ブランク信号DFF(バー)とフリップ・フロップ49bのQ出力を2入力50とするアンド回路ANDから構成されている。

-5-

【0023】図3は走査ドライバ461の信号管理制御 部471 を除く通常の走査電極駆動回路 (論理部) を示 す回路図である。この論理部には多数の走査電極に対応 して線順位で電圧を印加する多ビットの走査電極駆動セ ル4611, 4612・・・がアレイ状に作り込まれてい る。図3では第1ビットと第2ビットの走査電極駆動セ ル4611, 4612及びその周辺回路が示されている。 【0024】ここで走査電極駆動セル4611に着目して

その構成を説明すると、この走査電極駆動セル46 11は、フレームスタート信号SPによって起動し走査同 10 期信号YSCLの入来毎に次段へそのフレームスタート 信号SPを転送するシフトレジスタにおけるD型フリッ プ・フロップ46aと、そのビット選択出力Qに第nの 走査ドライバ46n の端子Tn から供給される強制ブラ ンク表示信号DF (バー) を加味して論理演算する行単 位強制ブランク表示制御回路46bと、その出力をロジ ック系電源電圧(Vcc=5v)から高電圧系の論理振幅 に変換する行単位電圧レベルシフト回路 4 6 c と、交流 化クロックFRに強制ブランク表示信号DF (バー) を 加味して論理演算する総行強制ブランク表示制御回路4 6 d と、その交流化クロック F R をロジック系電源電圧 (Vcc=5v)から高電圧系の論理振幅を持つ高圧交流 化クロック F R H に変換する交流化クロック用の電圧レ ベルシフト回路46eと、その高圧交流化クロックFR н を逆相の高圧交流化クロックF Rн (バー) に反転さ せる正逆2相クロック生成回路46fと、高圧交流化ク ロック Г Рн , 逆相の高圧交流化クロック Г Рн (バ 一)の対と行単位電圧レベルシフト回路46cの出力 〇、〇 (バー) の対とから交鎖的組み合せで4つの選択 制御信号 C1 ~ C4 を発生する選択制御信号生成回路 4 6 g と、各選択制御信号 C1 , C2 , C3 , C4 によっ て走査電極駆動電圧V5 , V1 , V0 , V4 を択一的に 走査電極へ伝達供給する選択スイッチ 4 6 h とから構成 されている。ここで、行単位強制ブランク表示制御回路 46 bと総行強制プランク表示制御回路 46 dとは強制 ブランク表示制御回路を構成している。なお、 IN V3 は強制ブランク表示制御信号DF(バー)の行単位強制 ブランク表示制御回路46bに対して論理を合わせるイ ンバータである。

【0025】次に、本実施例の動作に関し図4をも参照 しつつ説明する。時点 to において液晶表示装置のロジ ック電源Vccが投入されると、従来と同様に、液晶モジ ュールコントローラ12のパワーオンリセット端子RS に数 μ s~数msのパルス幅のリセット信号がMPU (図示せず) 側から供給され、液晶モジュールコントロ ーラ12が初期化される。この初期化期間中、液晶モジ ュールコントローラ12から出力される各種信号は一般 的に停止状態にある。この期間では強制ブランク表示信 号DFF(バー)が低電圧レベル(以下、Lレベルと称

態にあり、液晶駆動電源電圧Vo ~V5 は未発生状態で ある。したがって、この初期化期間中では液晶電極間に 直流成分が印加せず、液晶素子の劣化が防止されてい る。

【0026】この期間が過ぎると、図4に示す如く、時 点tı で強制プランク表示信号DFF (バー) がLレベ ルから高電圧レベル(以下、Hレベルと称する)に変化 し、また液晶モジュールコントローラ12はフレームス タート信号SP,データ信号ラッチクロックLP及び交 流化クロックFRを発生する。ここでまず走査ドライバ 461の信号管理制御部471の動作について説明する と、信号遅延回路49の入力端子CKA1にはフレーム スタート信号SPが供給され、また信号停止検出回路4 8の検出端子CKB1 にはデータ信号ラッチクロックL Pが供給されている。

【0027】データ信号ラッチクロックLPのHレベル 期間においては、信号停止検出回路48のトランジスタ Τ r: がオン状態でトランジスタΤ r2 がオフ状態にあ る。従って、この期間ではキャパシタC11が充電され る。データ信号ラッチクロックLPのLレベル期間にお いては、信号停止検出回路48のトランジスタTr2が オン状態でトランジスタT rı がオフ状態にある。従っ て、この期間ではキャパシタC11に充電された電荷の一 部がキャパシタC12へ移入充電される。データ信号ラッ チクロック L Pの繰り返しパルスが発生するに伴いキャ パシタC12の充電電圧が増大するので、インバータIN V2 の入力電圧が閾値 VTH以下になり、時点 t2 でイン バータINV2 の出力INVour がHレベルとなる。時 点t2以前においてはインバータINV2の出力INV out はLレベルであるので、信号遅延回路49のDフリ ップ・フロップ49aの出力QはLレベルであり、この ため論理回路50の出力T1 はLレベルである。ここ で、出力IN Vour がHレベルになっても、その時点t 2 では出力QはHレベルにならない。Dフリップ・フロ ップ49b, 49aの入力信号の遅延記憶作用でフレー ムスタート信号 S P の 1 フレーム周期 (TF) ~ 2 フレ ーム周期(2 Tr)の間は、出力QはLレベルに維持さ れており、時点t3 で論理回路50の出力T1 がHレベ ルになる。

【0028】走査ドライバ462における信号管理制御 部472の信号停止検出回路482の検出端子CKB2 にはフレームスタート信号 S Pが供給され、また信号遅 延回路492の入力端子CKA2には走査ドライバ461 のカスケード出力端子DOから到来するカスケード入 カDI2 たるフレームスタート信号SPが供給されてい る。そして走査ドライバ461の論理回路50の出力T 1 は走査ドライバ462 の論理回路50ヘカスケード接 続されている。信号停止検出回路 4 82 のキャパシタ C 21 はフレームスタート信号SPの繰り返しパルスによっ する) であるから、液晶電源回路28はパワーオフの状 50 て充電される。また同様に、走査ドライバ46 n におけ

る信号管理制御部47nの信号停止検出回路48nの検 出端子CKBn には交流化信号FRが供給され、また信 号遅延回路 4 9nの入力端子 C K An には走査ドライバ 4 62 のカスケード出力端子DOから到来するカスケー ド入力 D In たるフレームスタート信号 S P が供給され ている。そして走査ドライバ462の論理回路50の出 力T2 は走査ドライバ46n の論理回路50ヘカスケー ド接続されている。信号停止検出回路48 のキャパシ タCn2は交流化信号FRの繰り返しパルスによって充電 される。被検出信号としてのデータ信号ラッチクロック LP, フレームスタート信号SP及び交流化信号FRの 周期やデューティー比は異なるので、各走査ドライバに おいてインバータINV1~INVnの比較判定時点t 3などを一致させるためには、キャパシタC11~Cn1. C12~Cn2及び放電抵抗R1 ~Rn の値(時定数)を相 互調整可能としておくことが望ましい。そのために、本 実施例では図1に示すように外付けのキャパシタ及び抵 抗の接続外部端子が走査ドライバに設けられている。

【0029】このように、ロジック電源Vccの投入時点 to から論理回路の出力T1~TnがHレベルになる時 点t3 までの期間において、各走査ドライバ及び信号ド ライバの強制表示ブランク制御端子DF(バー)には、 Lレベルの出力 Tn が供給されているので、液晶表示パ ネル22はブランク表示状態にある。つまり、強制表示 ブランク制御信号DF(バー)がLレベルであるときに は、図3に示す強制ブランク表示制御回路46b,46 dの制御によって走査電極駆動セル46の選択スイッチ 46hのトランジスタF1 のみがオン状態で、走査電極 には電圧V5 (0v)が印加されており、液晶電極間電 圧(液晶印加電圧) は0 v である。時点 t o ~時点 t 3 の期間は液晶駆動禁止期間に相当している。時点 tı で 液晶電源回路28がパワーオンされ、液晶駆動電圧Vo ~V5 が発生し、これらの電圧は走査及び信号ドライバ に供給されるが、電源立ち上げ時点においては、走査及 び信号ドライバ内のシフトレジスタ等が不定状態にあ る。しかしながら、時点t3まで液晶表示がブランク制 御されているため、液晶パネルの異常駆動を回避するこ とができる。

【0030】次に、時点t3 で出力Tn がHレベルにな ると、各走査ドライバ及び信号ドライバの強制表示ブラ ンク制御端子DF(バー)にはHレベルの電圧が供給さ れるので、走査ドライバ及び信号ドライバの通常動作に よって液晶表示パネル22が交流駆動され、液晶パネル 22には表示画面が描かれる。図4に示すBは液晶駆動 期間を表す。時点 t1 で液晶電源回路 28 と走査及び信 号ドライバの論理部がパワーオンし、これより遅れた時 点t3 で液晶表示パネル22が駆動される。従って、電 源パワーオンが同時的に発生しないので、過大な電源ラ ッシュ電流が抑制されている。これは、信号停止検出回 の遅延時間を持つ信号遅延回路 4 9 の遅延作用が有効的 に機能しているからである。

【0031】今ここで、この液晶駆動期間 B における時 点t4 で、液晶モジュールコントローラ12側から送出 されていたデータ信号ラッチクロックLPの出力がたと えば停止したとする。データ信号ラッチクロックLPの 出力中は走査ドライバ461の信号停止検出回路481 の第2のキャパシタC12が充分に充電されているが、そ のクロックLPが停止すると、第2のキャパシタC12へ は第1のキャパシタC11側から電荷が転送されて来ない ばりか、第2のキャパシタC12の電荷は放電抵抗R1を 介して所定の時定数で急速に放電し始め、インバータI N V2 の入力電圧が徐々に上昇する。その入力電圧がそ の閾値 V THを超えると、その出力電圧 I N Vout が時点 t5 で L レベルとなる。この論理変化によって信号遅延 回路491 はリセットされ、その出力QはLレベルとな るので、強制表示ブランク制御信号DF(バー)はLレ ベルであるのにも拘わらず、論理回路501の出力T1 は時点 t 5 で L レベルとなる。この出力 T1 は走査ドラ イバ462の論理回路502へカスケード入力されてい るため、フレームスタート信号 S Pが出力中でもその論 理回路502の出力T2はLレベルになる。更に、出力 T2 は走査ドライバ46nの論理回路50nへカスケー ド入力されているため、交流化信号 FRが出力中でもそ の論理回路50 の出力 T n は L レベルになる。この出 カTn は液晶表示モジュール部46側での強制表示ブラ ンク制御信号DF(バー)に相当しているので、強制表 示ブランク回路 4 6 b, 4 6 dを使って液晶表示パネル 22はブランク表示状態となる。つまり、図3に示す走 **査電極駆動セル46の選択スイッチ46hのトランジス** タ F₁ のみがオン状態で、走査電極には電圧 V₅ (0 v)が給電されるので、液晶電極間電圧は0vに維持さ れる。このため、データ信号ラッチクロックLPが何ら かの原因で停止した場合でも、液晶素子は直流成分で駆 動されないので、液晶劣化が未然に防止される。また、 フレームスタート信号SP又は交流化信号FRが何らか の原因で停止した場合も、出力TnはLレベルになるの で、同様にして液晶劣化が未然に防止される。なお、こ の液晶駆動禁止期間Aにおいてはフレームスタート信号 SP及び交流化信号 FRが継続している限り、第2のキ ャパシタC22及びСո1は充電状態にあり、インバータI N V2, I N Vn の出力はHレベルである。

【0032】時点t6においてデータ信号ラッチクロッ クLPが再度出現し始めると、前述したように、第2の キャパシタC12が充電され、インバータINV1の出力 IN Vour がHレベルになる。出力IN Vour がHレベ ルとなった時点から1~2のフレーム周期の後、タイマ ーとして機能する信号遅延回路 4 91 の出力 Q が時点 t 7 でHレベルとなる。これによって、論理回路501 の 路48自体の遅延的動作に加えて、 $1\sim2$ フレーム周期 50 出力T $_1$ がHレベルとなると共にこれに連動して論理回 路502, 50n の出力T2, Tn がHレベルとなる。 従って、液晶表示モジュール部22側の強制表示ブラン ク制御信号DF(バー)がHレベルに変わるため、液晶 表示パネル22は液晶駆動期間Bに入る。

【0033】最後に、時点 t 8 で液晶表示コントローラ 12側の強制表示ブランク制御信号DFF (バー) が L レベルになると、論理回路501の出力T1がLレベル に変わるので、論理回路 5 02 , 5 0n の出力 T2 , T n も L レベルとなる。従って、液晶表示モジュール部 2 0側の強制表示ブランク制御信号DF (バー) がLレベ 10 ルとなり、液晶表示パネル22は表示オフ期間Cに入 る。

[0034]

【実施例2】図5は本発明の実施例2に係る液晶表示装 置を示すブロック図である。なお、図5において図1に 示す部分と同一部分には同一参照符号を付し、その説明 は省略する。

【0035】この実施例の液晶表示モジュール部70の 走査電極駆動回路(Xドライバ)76を構成する複数の 走査ドライバ761~76mは実施例1の信号管理制御 部と同様の信号管理制御部771 ~77n を有している が、図6に示すように、各信号管理制御部771~77 n には液晶駆動電圧Vo ~V5 を生成すべき液晶電源回 路28のパワーオン/オフのタイミングを制御する電源 パワーオン/オフ制御回路781~78nが付加されて いる。

【0036】電源パワーオン/オフ制御回路781~7 8n は、論理回路501 の入力端子S1 ~ Sn に入来す る信号を反転させるインバータINV3 と、2段接続の Dフリップ・フロップ78a, 78bと、その出力Qと 端子P1 ~Pn から到来する信号との論理をとる論理回 路78cとから構成されている。また各信号管理制御部 77の信号遅延回路79は、実施例1に係る信号遅延回 路49の2段接続のDフリップ・フロップ49a, 49 bに3段目のDフリップ・フロップ79cを追加接続し た構成である。

【0037】第1の走査ドライバ761の論理回路78 cの入力端子P1 にはロジック側電源電圧Vccのパワー オン/オフ信号が供給されており、第2の走査ドライバ 7.62 の端子 P_2 には第 1 の走査ドライバ 7.61 におけ 40 出力 1 N V_{0UT} が時点 12 で H レベルとなる。このた る電源パワーオン/オフ制御回路781の出力PFiが カスケード的に供給されている。また第nの走査ドライ バ76 n の端子Pn には前段たる第2の走査ドライバ7 62 における電源パワーオン/オフ制御回路782 の出 カPF2がカスケード的に供給されている。そして、第 nの走査ドライバ76nの電源パワーオン/オフ制御回 路78 の出力PF は液晶電源回路28のパワーオフ 端子POFF(バー)に供給されている。

【0038】液晶電源回路28は従来と同様な構成で、

た高電圧(20~40v)を生成する電圧変換回路28 aと、パワーオフ端子POFF(バー)に供給される電 圧値の如何でオン/オフする制御用のnpn型トランジ スタ28bと、このトランジスタ28bのオン/オフ動 作に連動してオン/オフするパワースイッチの p n p型 トランジスタ28cと、そのコレクタと接地との間に介 在する平滑コンデンサ28dと、その充電電圧から液晶 駆動電圧 Vo ~ V5 を出力する電圧分圧回路 28 e とを 有している。

【0039】次に、上記実施例の動作に関し図8を参照 しつつ説明する。時点to においてパワースイッチSW が閉成され、液晶表示装置のロジック電源Vccが投入さ れると、実施例1と同様に、液晶モジュールコントロー ラ12のパワーオンリセット端子RSに数μs~数ms のパルス幅のリセット信号がMPU側から供給され、液 晶モジュールコントローラ12が初期化される。従っ て、液晶モジュールコントローラ12からの出力信号は 一般的に停止状態にある。かかる期間において、ロジッ ク電源電圧 Vcc が第1の走査ドライバ761のAND回 路たる論理回路78cの一入力に供給されているが、デ ータ信号ラッチクロック L P が未出現であるため、その 出力 P F1 は L レベル状態にある。この結果、第2の走 査ドライバ762の出力PF2もLレベルで、更に第n の走査ドライバ76 の出力 P F n も L レベルであるか ら、液晶電源回路28のパワーオフ端子POFF (バ 一) は L レベル状態に維持されている。このため、図7 に示すトランジスタ28bのベース電位はLレベル(0 v)であるので、昇圧電圧は平滑コンデンサ28dへ供 給されず、従って、液晶駆動電圧V0 ~V5 は発生しな い。実施例1と同様に、この初期化期間中では液晶雷極 間に直流成分が印加せず、液晶素子の劣化が防止されて いる。

【0040】次に、図8に示す如く、時点 t1 で液晶モ ジュールコントローラ12から各種信号が生成される。 強制プランク表示信号DFF(バー)はLレベルからH レベルに変化し、またフレームスタート信号 SP, デー タ信号ラッチクロックLP及び交流化クロックFRが発 生する。実施例1で説明したように、データ信号ラッチ クロックLPの出現開始によってインバータINV2 の め、パワーオン/オフ制御回路78bの出力Qは時点t 2 より1~2フレーム周期だけ遅れた時点t3でHレベ ルとなるので、論理回路78cの出力PF1はHレベル となる。これにより第2及び第nの走査ドライバ76 2,76nの論理回路78cの出力PFi,PFは連動 してHレベルになるので、液晶電源回路28のパワーオ フ端子POFF(バー)はHレベルに付勢される。この 結果、トランジスタ28bがオン状態になるので、トラ ンジスタ28cのベース・エミッタ間抵抗の電圧降下に 図 7 に示すように、 V_{cc} (5 v)電源電圧を基に昇圧し 50 よりそのトランジスタ 2 8 c もオン状態となり、平滑コ

ンデンサ28dが充電され、液晶駆動電圧 $V_0 \sim V_5$ が発生する。時点 t_3 から次のフレームスタート信号SPが到来する時点 t_4 まではDフリップ・フロップ T_2 0出力QはLレベルのままである。この実施例における信号遅延回路 T_3 1のDフリップ・フロップの段数はパワーオン/オフ制御回路 T_3 1のそれに比して T_3 1段多いので、 T_4 1ので、 T_5 2の出力 T_6 3のそれより T_7 4の出力 T_7 7の時期 T_7 7年によるからである。この結果、出力 T_7 7年に大いたなるからである。この結果、出力 T_7 7年に大いたなるからである。この結果、出力 T_7 7年に大いたなるので、実施例 T_7 7年に大いたがら T_7 7年に大いたなる。

【0041】例えば、液晶駆動電圧Vo ~V5 の発生と 同時に液晶表示パネル22が駆動されると、液晶表示パ ネル及び走査及び信号ドライバの電源部に大きな充電ラ ッシュ電流が惹起されてしまう。しかしながら、本実施 例においては、時点t3 で液晶駆動電圧V0 ~ V5 が発 生してから、1フレーム周期TF 後に液晶駆動が開始さ れるため、電源部の時間差付勢によりラッシュ電流が分 散でき、電源ダウンの防止と電源容量の軽減を図ること ができ、液晶表示パネル及びドライバ等の保護に資す る。また前述の電源制御はシステム側の開発コスト負担 を軽減し、従来のシステム側とLCDモジュール間の信 号配線を増加させずに済む。更に、電源容量の低減をも たらすため、安価な電源の使用が可能となる。次に、液 晶駆動期間Bにおける時点 t 5 で、液晶モジュールコン トローラ12側からの送出されていたデータ信号ラッチ クロックLPの発振が停止したとすると、実施例1と同 様に、インバータ I N V2 の入力電圧が上昇し、その出 力電圧IN Vour が時点t6 でLレベルとなり、出力T 1, T2, Tn もLレベルになる。この結果、液晶表示 モジュール部側での強制表示ブランク制御信号DF(バ 一)がLレベルとなるので、液晶表示パネル22はブラ ンク表示状態となる。実施例1と同様の効果が発揮され る。またインバータINV2の出力電圧INVourがL レベルになると、出力 P F1 , P F2 , P Fn も同時に Lレベルとなり、液晶電源回路28のパワーオフ端子P OFF(バー)がLレベルに変化して、液晶駆動電圧V o ~ V5 の発生が停止する。

【0042】時点 t7 においてデータ信号ラッチクロックLPが再度出現し始めると、実施例 1 と同様に、インバータINV2 の出力電圧INVout が時点 t8 でHレベルとなり、また前述したように、この時点 t8 から 1~2フレーム周期後の時点 t9 で出力 PF1 , PF2 , PFn もHレベルとなる。この結果、液晶電源回路 2 8のパワーオフ端子POFF (バー)がHレベルに変化するので、液晶駆動電圧 V0 ~ V5 が発生し、これらがド 50

ライバ側に印加する。そして、前述したように、出力 T_1 , T_2 , T_n は時点 t_9 から 1 フレーム周期 T_F だけ遅れた時点 t_10 で H レベルとなり、液晶表示パネル 2 2 の走査電極及び信号電極には液晶駆動電圧 V_0 ~ V_5 が給電され、液晶表示モードが再開される。

【0043】時点 t 11 で液晶表示コントローラ12側の 強制表示ブランク制御信号DFF(バー)がLレベルに なると、出力 T1 、 T2 、 Tn も L レベルとなるので、 液晶表示モジュール部70側の強制表示ブランク制御信 号DF(バー)もLレベルとなり、液晶表示パネル22 は表示オフ期間Cに入る。この時点 t 11から1~2フレ ーム周期後の時点 t 12 でパワーオン/オフ制御回路 7 8 1 のDフリップ・フロップ78bの出力QがLレベルに 変化し、出力 P F₁ , P F₂ , P F_n も L レベルとな る。この結果、液晶電源回路28のパワーオフ端子PO FF(バー)もLレベルになるので、液晶駆動電圧Vo ~V5 の発生が停止する。このように、液晶表示コント ローラ12側の強制表示ブランク制御信号DFF (バ 一)が L レベルになると、液晶駆動が停止した後、一定 期間の経過後にドライバへの液晶電圧の印加がなくな る。このようなパワーオフ時のシーケンスによって、ロ ジック電源Vccや液晶駆動電源Vo ~V5 の電位関係が 維持され、ドライバ内の寄生バイポーラ電流や貫通電流 等が抑制され、液晶表示パネル及びドライバの保護を図 ることができる。

【0044】本実施例においては、液晶モジュール側にクロックが供給された後に液晶電源回路28のパワーがオンとなり、またクロックの出力停止によって液晶電源回路28のパワーもオフとなる。このような電源付勢のオートシーケンスによって、ラッシュ電流が分散的ないし時間差的になるので、上述と同様に、液晶表示モジュールを構成する液晶パネル、ドライバや液晶電源回路の保護を図ることができる。

【0045】なお、上記各実施例においては、信号管理 制御部が走査ドライバLSIに作り込まれいるが、これ は信号ドライバLSIに比して入出力信号線の本数が少 ないことや表示額縁領域が広いので、信号管理制御部を 搭載する回路基体の面積余裕が大きいからである。また 本実施例では単純マトリクス液晶パネルの表示装置につ いて説明したが、本発明はこれに限らず、アクティブ・ マトリクス型液晶表示装置に対しても適用することがで きる。かかる場合には、ゲートドライバLSI側に信号 管理制御部を作り込むことが好ましい。その場合、クロ ックの停止時においてはすべてのゲートがオンするよう にゲートドライバLSIを制御し、データ側でコモン側 と同電位を出力するようにソースドライバが制御され、 総ての画素電界が無印加状態になるように設定される。 更に、本発明は、ディスプレイのみならず液晶光演算装 置のように、広く液晶装置を用いた電子装置やプラズマ ・ディスプレイのように、直流駆動により表示品質は劣

化してしまう表示装置に適用可能である。

17

【0046】上記各実施例においては、液晶モジュール コントローラ12側からの供給される信号の異常を検出 する手段と、その信号の異常状態を未然又は事後的に除 去する手段とが液晶モジュール側に設けられているが、 これらの手段の一部構成要素を液晶モジュール側に設 け、残る構成要素はシステム(コントローラ)側に設け た分担構成を採用しても良い。例えば、液晶パネルの直 流ドライブを引き起こす可能性のある複数の信号(S P, LP, FR) は、周波数、パルスデューティーがそ れぞれ異なるので、それらの信号を反一致ゲート (Excl usive O Rゲート)を用いて単一のコンポジット信号に 変換し、これをシステム側に送り返して判定回路で異常 状態を監視し、その出力で異常状態を除去すると共に、 LCDモジュール側とは別の表示体を用いてインジケー タ表示を行うような構成を採用できる。また図1に示す 実施例の走査ドライバ46n の端子Tn の出力をシステ ム側に戻し、ロジック系及び液晶系の電源を一定の手順 (シーケンス) でオン/オフ制御する方式も採用でき る。

【0047】また、液晶パネルを劣化させる別の原因としては、図7に示す液晶電源回路28における分圧回路28eの異常による液晶駆動電圧 $V_0 \sim V_5$ の電圧値シフトや特定ドライバの出力不良などで液晶パネルが実効的な直流成分により駆動されて劣化することが考えられる。これらの異常も電源電流や電源電圧の変動として検出可能であるから、上述の異常除去手段により異常状態を除去することができる。

[0048]

【発明の効果】以上のように、本発明に係るフラット表 30 示装置は、表示制御部からの転送される信号が発振停止した場合、表示体モジュール側の信号管理制御手段によって液晶の直流駆動が強制的に停止される。このため、直流駆動による表示体劣化を防止できる。また電源ラッシュ電流を軽減できる。本発明は液晶表示装置は勿論のこと、プラズマディスプレイ装置等に適用できる。表示体の表示品質や寿命等が駆動信号の異常によって修復不能な劣化を招くような表示装置に用いるのに適している。

【図面の簡単な説明】

【図1】本発明の実施例1に係る液晶表示装置の全体構成を示すブロック図である。

【図2】同実施例における各走査ドライバの信号管理制 御部の構成とドライバ間の接続関係を示す回路図であ る。

【図3】同実施例における走査ドライバの走査電極駆動 セルを示す回路図である。

【図4】同実施例の動作を説明するための液晶表示モジュール部における各種信号の関係を示すタイミングチャート図である。

【図5】本発明の実施例2に係る液晶表示装置の全体構成を示すブロック図である。

【図6】同実施例における各走査ドライバの信号管理制 御部の構成とドライバ間の接続関係を示す回路図であ る。

【図7】同実施例における液晶電源回路の構成を示す回 路図である。

【図8】同実施例の動作を説明するための液晶表示モジュール部における各種信号の関係を示すタイミングチャート図である。

【図9】従来の液晶表示装置の構成を示すブロック図である。

【符号の説明】

10…液晶表示制御部

12, 40, 70…液晶モジュール・コントローラ

20…フラット状の液晶表示モジュール部

22…液晶表示パネル (マトリクス液晶表示素子)

241~24m…信号電極ドライバ半導体集積回路24 …信号電極駆動回路(Xドライバ)

20 26,46,76…走査電極駆動回路(Yドライバ) 261~26n,461~46n,761~76n…走 査電極ドライバ半導体集積回路

28…液晶電源回路

28a…電圧変換回路

28 b … n p n型トランジスタ

28 c … p n p型トランジスタ

28 d …平滑コンデンサ

28e…電圧分圧回路

30…ケーブル

30 4611, 4612…走査電極駆動セル

46a, 49a, 49b, 78a, 78b, 79c…D 型フリップ・フロップ

46b…行単位強制ブランク表示制御回路

46c…行単位電圧レベルシフト回路

4 6 d …総行強制ブランク表示制御回路

46e…電圧レベルシフト回路

46f…正逆2相クロック生成回路

4 6 g…選択制御信号生成回路

46h…選択スイッチ

40 47, 471 ~47n, 771 ~77n…信号管理制御 部48…信号停止検出回路

49,79…信号遅延回路

50…論理回路

51…シーケンス処理回路

7 81 ~ 7 8n …電源パワーオン/オフ制御回路

78c…論理回路

Tr: …第1のN型MOSトランジスタ

Tr2 …第2のN型MOSトランジスタ

INV1, INV2, INV3 …インバータC11…第1

50 のキャパシタ

C12…第2のキャパシタ

R: …放電抵抗

AND…アンド回路

CKB1~CKBn…端子


Si ~Sn …信号停止検出制御端子

Ti ~ Tn …信号停止検出端子

Vo ~V5 …液晶駆動電圧(基準電圧)

D0~D7…データ信号

【図2】



XSCL…画素クロック(シフトクロックパルス)

YSCL…走査線同期信号

LP…データ信号ラッチクロック


FR…交流化クロック

DF (バー)…ディスプレイ・オフ信号(強制ブランク表示信号)


SP…走査スタートパルス (フレームスタート信号)

POFF (バー) …パワーオフ端子


【図3】




【図4】




【図1】



【図5】




【図6】




28a 28e V₀ V₁ V₂ POFF 28d V₃ V₄ V₅

【図8】



A:海島駆動祭止網間 B:海島駆動網間 C:表示オフ網間



【手続補正書】

【提出日】平成12年3月17日(2000.3.17)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 フラット表示装置制御方法

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 表示体駆動電圧により駆動されるフラット表示体と、フラット表示体に供給される表示体駆動電圧を選択する表示体駆動手段と、電力制御信号に応答して表示体駆動手段に表示体駆動電圧を供給する表示体電源手段と、を有するフラット表示装置を制御する方法であって、

前記フラット表示体に供給する前記表示体駆動電圧を前記表示体駆動手段によって選択するステップと、

フラット表示体における画面を強制的にブランク表示状態とするための強制ブランク信号を検出するステップと、

前記強制ブランク信号の検出に応答して、前記フラット 表示体へ供給すべき表示体駆動電圧を概略零に設定制御 するステップと、

前記強制ブランク信号の検出に応答して、前記表示体電源手段のパワーオフを制御する前記電力制御信号を出力するステップと、

前記電力制御信号に応答して、前記表示体電源手段から 前記表示体駆動手段に対して前記表示体駆動電圧の供給 を止めるステップと、を有することを特徴とするフラッ ト表示装置制御方法。

【請求項2】 表示体駆動電圧により駆動されるフラット表示体と、フラット表示体に供給される表示体駆動電圧を選択する表示体駆動手段と、電力制御信号に応答して表示体駆動手段に表示体駆動電圧を供給する表示体電源手段と、を有するフラット表示装置を制御する方法であり、該フラット表示装置制御方法は前記フラット表示装置のパワーオフ時のシーケンスであって、

前記フラット表示体に供給する前記表示体駆動電圧を前記表示体駆動手段によって選択するステップと、

前記フラット表示装置をパワーオフすべき旨を含む前記 強制プランク信号を検出するステップと、

前記強制ブランク信号の検出に応答して、前記フラット 表示体へ供給すべき表示体駆動電圧を概略零に設定制御 するステップと、 前記強制ブランク信号の検出に応答して、前記表示体電源手段のパワーオフを制御する前記電力制御信号を出力するステップと、

前記電力制御信号に応答して、前記表示体電源手段から 前記表示体駆動手段に対して前記表示体駆動電圧の供給 を止めるステップと、を有することを特徴とするフラット表示装置制御方法。

【請求項3】 請求項1又は請求項2において、前記表示体電源手段から前記表示体駆動手段に対して前記表示体駆動電圧の供給を止めた後に、前記フラット表示装置の論理回路に供給されるべきロジック電圧をオフとするステップを更に有することを特徴とするフラット表示装置制御方法。

【請求項4】 表示体駆動電圧により駆動されるフラット表示体と、フラット表示体に供給される表示体駆動電圧を選択する表示体駆動手段と、電力制御信号に応答して表示体駆動手段に表示体駆動電圧を供給する表示体電源手段と、を有するフラット表示装置を制御する方法であって、

前記フラット表示体に供給する前記表示体駆動電圧を前記表示体駆動手段によって選択するステップと、

フラット表示体における画面を強制的にブランク表示状態とするための強制ブランク信号を検出するステップ レ

前記強制ブランク信号の検出に応答して、前記フラット 表示体へ供給すべき表示体駆動電圧を概略零に設定制御 するステップと、

前記表示体駆動電圧を概略零に設定制御した後から第1 の遅延時間を経た後に、前記表示体電源手段のパワーオ フを制御する前記電力制御信号を出力するステップと、 前記電力制御信号に応答して、前記表示体電源手段から 前記表示体駆動手段に対して前記表示体駆動電圧の供給 を止めるステップと、を有することを特徴とするフラット表示装置制御方法。

【請求項5】 表示体駆動電圧により駆動されるフラット表示体と、フラット表示体に供給される表示体駆動電圧を選択する表示体駆動手段と、電力制御信号に応答して表示体駆動手段に表示体駆動電圧を供給する表示体電源手段と、を有するフラット表示装置を制御する方法であって、

前記フラット表示体に供給する前記表示体駆動電圧を前 記表示体駆動手段によって選択するステップと、

フラット表示体における画面を強制的にブランク表示状態とするための強制ブランク信号を検出するステップと、

前記強制ブランク信号の検出に応答して、前記フラット 表示体へ供給すべき表示体駆動電圧を概略零に設定制御 するステップと、

前記強制ブランク信号の検出がされた後から第1の遅延

. .

時間を経た後に、前記表示体電源手段のパワーオフを制御する前記電力制御信号を出力するステップと、

前記電力制御信号に応答して、前記表示体電源手段から 前記表示体駆動手段に対して前記表示体駆動電圧の供給 を止めるステップと、を有することを特徴とするフラッ ト表示装置制御方法。

【請求項6】 表示体駆動電圧により駆動されるフラット表示体と、フラット表示体に供給される表示体駆動電圧を選択する表示体駆動手段と、電力制御信号に応答して表示体駆動手段に表示体駆動電圧を供給する表示体電源手段と、を有するフラット表示装置を制御する方法であり、該フラット表示装置制御方法は前記フラット表示装置のパワーオフ時のシーケンスであって、

前記フラット表示体に供給する前記表示体駆動電圧を前記表示体駆動手段によって選択するステップと、

前記フラット表示装置をパワーオフすべき旨を含む強制 ブランク信号を検出するステップと、

前記強制ブランク信号の検出に応答して、前記フラット 表示体へ供給すべき表示体駆動電圧を概略零に設定制御 するステップと、

前記表示体駆動電圧を概略零に設定制御した後から第1 の遅延時間を経た後に、前記表示体電源手段のパワーオ フを制御する前記電力制御信号を出力するステップと、 前記電力制御信号に応答して、前記表示体電源手段から 前記表示体駆動手段に対して前記表示体駆動電圧の供給 を止めるステップと、を有することを特徴とするフラット表示装置制御方法。

【請求項7】 表示体駆動電圧により駆動されるフラット表示体と、フラット表示体に供給される表示体駆動電圧を選択する表示体駆動手段と、電力制御信号に応答して表示体駆動手段に表示体駆動電圧を供給する表示体電源手段と、を有するフラット表示装置を制御する方法であり、該フラット表示装置制御方法は前記フラット表示装置のパワーオフ時のシーケンスであって、

前記フラット表示体に供給する前記表示体駆動電圧を前記表示体駆動手段によって選択するステップと、

前記フラット表示装置をパワーオフすべき旨を含む強制 ブランク信号を検出するステップと、

前記強制ブランク信号の検出に応答して、前記フラット 表示体へ供給すべき表示体駆動電圧を概略零に設定制御 するステップと、

前記強制ブランク信号の検出がされた後から第1の遅延 時間を経た後に、前記表示体電源手段のパワーオフを制 御する前記電力制御信号を出力するステップと、

前記電力制御信号に応答して、前記表示体電源手段から 前記表示体駆動手段に対して前記表示体駆動電圧の供給 を止めるステップと、を有することを特徴とするフラッ ト表示装置制御方法。 【請求項8】 請求項4乃至7いずれか一項において、前記表示体電源手段から前記表示体駆動手段に対して前記表示体駆動電圧の供給を止めた後に、前記フラット表示装置の論理回路に供給されるべきロジック電圧をオフとするステップを更に有することを特徴とするフラット表示装置制御方法。

【請求項9】 請求項4乃至8いずれか一項において、 第1の遅延時間は変更し得ることを特徴とするフラット 表示装置制御方法。

【請求項10】 請求項1乃至9いずれか一項において、前記フラット表示体は液晶表示パネルであることを特徴とするフラット表示装置制御方法。

【請求項11】 請求項1乃至9いずれか一項において、前記フラット表示体はプラズマ表示パネルであることを特徴とするフラット表示装置制御方法。

【請求項12】 請求項1乃至9いずれか一項において、前記表示体駆動手段が液晶表示パネルを駆動する液晶駆動装置であることを特徴とするフラット表示装置制御方法。

【請求項13】 請求項1乃至9いずれか一項において、前記表示体駆動手段と表示体電源手段が液晶表示パネルを駆動する液晶駆動装置であることを特徴とするフラット表示装置制御方法。

【請求項14】 請求項12又は13において、前記液 晶駆動装置は半導体集積回路であることを特徴とするフ ラット表示装置制御方法。

【請求項15】 請求項14において、前記半導体集積 回路はYドライバであることを特徴とするフラット表示 装置制御方法。

【請求項16】 請求項15において、前記Yドライバ は単純マトリクス液晶表示装置の走査ドライバであるこ とを特徴とするフラット表示装置制御方法。

【請求項17】 請求項15において、前記Yドライバはアクティブ・マトリクス液晶表示装置のゲートドライバであることを特徴とするフラット表示装置制御方法。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正内容】

【0007】そこで、本発明の課題としては、上述の問題点に鑑みて、表示制御部側から表示モジュール部側に供給される信号の異常に起因する表示パネルの直流駆動等による表示特性劣化を防止し、かつ、パワーオフ時における諸電源の電位関係を維持しドライバ内の寄生バイポーラ電流や貫通電流等を抑制し表示パネルやドライバの保護を図る制御方法を提供することにある。